Tribunal:
     PRESIDENT: FONTOURA DE GUSMAO CERQUEIRA, RENATO
     SECRETARI: TOUS LIESA, RUBÉN
     VOCAL: DE MORAES, RAFAEL JESUS
Resumen de tesis: La industria del petróleo y gas (O&G) ocupa un lugar destacado entre los principales usuarios comerciales de potentes supercomputadoras en todo el mundo, como lo indican las listas de clasificación global de Computación de alto rendimiento (HPC), como TOP500 y Green500. Las aplicaciones de geociencia, en particular los simuladores geomecánicos y de flujo, plantean cargas de trabajo exigentes para HPC al abordar complejos desafíos de ingeniería en la industria del petróleo y gas, junto con el procesamiento sísmico.El auge de los entornos HPC híbridos bajo demanda y en la nube presenta nuevos desafíos para los usuarios finales. Más allá de la experiencia en sus campos, los usuarios deben explorar las complejidades de la arquitectura informática para seleccionar el hardware óptimo y la opción de paralelización. También deben considerar decisiones sobre el modelo de negocio de los proveedores de la nube, como la gestión de instancias puntuales, la selección de diferentes regiones de la nube o incluso diferentes proveedores de la nube. Además, los usuarios luchan con las complejidades de configurar su propio software de geociencia debido a la multitud de parámetros numéricos ajustables. Los valores predeterminados pueden no ser óptimos para modelos de yacimientos específicos, lo que requiere del usuario conocimiento fuera de su campo de especialización.Esta tesis tiene como objetivo cambiar el paradigma en la utilización de HPC para las geociencias al confiar las decisiones de arquitectura informática a algoritmos de optimización conscientes del dominio. Este enfoque no solo mejora la usabilidad para el usuario final, sino que también puede traducirse en reducciones sustanciales tanto de tiempo como de costos. Estos algoritmos podrían conducir a una mejor utilización de las supercomputadoras locales y a la optimización de costos de los recursos de la nube. Evaluamos la viabilidad de este enfoque a través de las contribuciones de tres algoritmos.El primer algoritmo de este trabajo se denominó TunaOil, que es una metodología novedosa que utiliza ejecuciones previas de simulación para entrenar un oráculo que propone parámetros numéricos casi óptimos para simulaciones posteriores dentro de un flujo de trabajo iterativo. Esto permite ajustar los parámetros de simulación sin ejecuciones adicionales, ahorrando un tiempo valioso. Los experimentos muestran que la contribución de este algoritmo mejora hasta un 31% el tiempo de ejecución general.El segundo algoritmo, denominado MScheduler, es un metaprogramador diseñado para simulaciones en la nube. El mismo ejecuta de manera eficiente trabajos SLURM mediante el uso de máquinas virtuales (VM) puntuales para minimizar los costos y garantizar la finalización del trabajo, incluso en caso de terminación de la VM. Las contribuciones clave incluyen una metodología novedosa para puntos de control de simulación de yacimientos, un programador basado en costos y una análisis de la estrategia utilizando trabajos de producción reales. MScheduler reduce significativamente los costos financieros (de 32 a 66%) con un ligero aumento en el makespan (de 8 a 19%). El tercer algoritmo utiliza algoritmos de aprendizaje automático (ML) para predecir los tiempos de ejecución de simulacion, mejorando la eficiencia de los recursos del clúster. El modelo desarrollado clasifica el intervalo de duración de los trabajos de simulación de yacimientos SLURM con una precisión de más de 70%, superando el rendimiento estándar descrito en la literatura sobre programación de trabajos, contribuyendo así a mejorar las decisiones de programación.Juntos, estos algoritmos marcan un cambio de paradigma en la utilización de HPC para aplicaciones de geociencia. Liberan a los usuarios finales de opciones complejas de arquitectura informática, contribuyendo para una mejor toma de decisiones con beneficios en tiempo y costes.

Tribunal:
     PRESIDENT: BULL, JONATHAN MARK
     SECRETARI: JIMENEZ GONZALEZ, DANIEL
     VOCAL: ARAUJO, GUIDO
Resumen de tesis: En HPC, los modelos basados en tareas han ganado prominencia adoptando OpenMP como un modelo de alto rendimiento, productivo, asincrónico y agnóstico respecto a la plataforma dentro del nodo. Un programa se expresa como un Grafo Acíclico Dirigido (DAG), cuyos vértices son unidades de código llamadas tareas. Los arcos entre las tareas representan dependencias entre ellas, y las tareas sin relaciones lógicas pueden ejecutarse concurrentemente. El grafo de tareas es independiente de la arquitectura de la plataforma objetivo, haciendo estos modelos adecuados para la ejecución concurrente en una amplia gama de plataformas, incluyendo multiprocesadores y aceleradores.Diversas iniciativas están explorando enfoques de tareas distribuidas, que utilizan el modelo de tarea para descomponer la aplicación en varios nodos con memoria distribuida. La ventaja de este enfoque es que permite expresar la aplicación de manera simple y clara, reflejando únicamente los cálculos y las dependencias. Desafortunadamente, las implementaciones actuales de tareas distribuidas sufren de baja eficiencia y escalabilidad, lo que dificulta su adopción por parte de la comunidad de HPC. Esto se debe principalmente al alto costo de creación de tareas y a la construcción del grafo de dependencias, que generalmente son secuenciales. Esta tesis propone dos técnicas para solucionar este problema.Nuestra primera propuesta se centra en la anidación de tareas, que atenúa el cuello de botella secuencial mediante la construcción paralela del grafo completo de dependencias usando múltiples tareas maestras que se ejecutan concurrentemente. Una limitación clave de la anidación de tareas es que no se puede crear una tarea hasta que se conozcan todos los accesos de memoria de la misma y de sus descendientes. Los enfoques actuales para resolver esta limitación detienen la creación y ejecución de tareas utilizando una barrera explícita (taskwait) o sustituyendo las dependencias con accesos artificiales llamados centinelas. Proponemos la cláusula auto, que indica que la tarea puede crear subtareas que accedan a regiones de memoria no especificadas, o puede asignar y devolver memoria en direcciones aún desconocidas. A diferencia de una barrera explícita (taskwait), nuestro enfoque no impide la creación y ejecución concurrente de tareas, manteniendo el paralelismo y permitiendo al programador optimizar el balance de carga y la localización de datos. Además, todas las tareas pueden tener una especificación precisa de sus propios accesos a datos, a diferencia de los centinelas, resultando en un mecanismo unificado que gobierna el orden de las tareas, las transferencias de datos del programa en memoria distribuida y la optimización de la localización de datos, por ejemplo en sistemas NUMA. Así, la cláusula auto proporciona un camino incremental para el desarrollo de programas de tareas anidadas, eliminando la necesidad de que cada tarea padre tenga una especificación completa de los accesos de sus tareas descendientes, reduciendo a su vez la información redundante que puede ser tediosa y propensa a errores.Nuestra segunda propuesta aprovecha el comportamiento iterativo de muchas aplicaciones HPC, como aquellas que utilizan métodos iterativos o simulaciones en múltiples etapas. A pesar de que estas aplicaciones generan el mismo grafo acíclico dirigido de tareas en cada paso temporal, la mayoría de los modelos construyen el grafo completo de tareas de manera secuencial. Definimos el modelo de programación basado en la cláusula taskiter, una propuesta recientemente introducida en la literatura para aplicaciones iterativas en plataformas SMP. También describimos la implementación completa en tiempo de ejecución para aprovechar esta información y eliminar el cuello de botella secuencial y los mensajes de control, preservando la simplicidad y productividad del enfoque existente. Integramos ambas técnicas en OmpSs-2@Cluster, y evaluamos el rendimiento en el superordenador MareNostrum

Tribunal:
     PRESIDENT: MARZO LAZARO, JOSE LUIS
     SECRETARI: BARLET ROS, PERE
     VOCAL: NIN GUERRERO, JORDI
Resumen de tesis: Esta investigación aborda la asignación de recursos en redes de comunicación, con énfasis en el impacto de la incertidumbre humana sobre el rendimiento de estas redes, especialmente aquellas que utilizan tecnologías avanzadas. La hipótesis central de esta tesis es que las variaciones en el comportamiento humano influyen en la eficiencia operativa de las redes de comunicación. Para validar esta hipótesis, se ha diseñado una metodología que incluye una revisión exhaustiva de la literatura especializada, complementada con un análisis cualitativo y cuantitativo riguroso en escenarios simulados.En este contexto, se investiga un caso práctico específico: el uso de aplicaciones móviles para vehículos de alquiler con conductor, como Uber y Cabify, operando en un network slice de una red 5G. Estas aplicaciones, instaladas en dispositivos móviles, facilitan la conexión entre usuarios y conductores, mostrando la disponibilidad de vehículos en tiempo real. El proceso comienza cuando un usuario selecciona un punto de origen y destino en la aplicación, que propone una ruta óptima. Sin embargo, el conductor puede modificar la ruta propuesta sin penalizaciones, introduciendo incertidumbre que puede afectar negativamente el desempeño de la red.En las simulaciones, se presta especial atención al Call Drop Rate (CDR) en función de posibles fallas durante el proceso de handover. Las simulaciones se desarrollan en múltiples etapas: inicialmente en un escenario mínimo, diseñado para verificar la influencia de la incertidumbre en el rendimiento de las redes. En la segunda etapa, se evalúa el modelo en el simulador Simulation of Urban Mobility (SUMO), que aporta mayor realismo al entorno vehicular. Este simulador se integra con el framework Artery-C, que incorpora elementos relacionados con la tecnología 5G. En la fase final, se utilizan datos del escenario InTAS, que modela información detallada de la ciudad de Ingolstadt, proporcionando un entorno de prueba robusto para la validación del modelo.El objetivo principal de esta investigación es desarrollar y evaluar un modelo que capture la incertidumbre humana desde múltiples perspectivas, adoptando un enfoque interdisciplinario. Los resultados indican que la incertidumbre humana afecta significativamente el rendimiento de las redes de comunicación. A través de un enfoque interdisciplinario, se ha diseñado un modelo innovador que integra aspectos sociológicos, psicológicos y computacionales, capturando la incertidumbre humana en contextos de tecnologías avanzadas. La adaptabilidad y eficacia del modelo han sido corroboradas mediante herramientas computacionales avanzadas.Los hallazgos muestran la relevancia de desarrollar metodologías que optimicen la asignación de recursos y mejoren el rendimiento de la red, alineándose con los objetivos estratégicos de los operadores. Este enfoque representa una vía prometedora para incrementar la eficiencia y eficacia en la implementación de soluciones tecnológicas en entornos dinámicos y complejos.Este estudio contribuye al campo de la asignación de recursos en redes de comunicación, demostrando la importancia de adoptar estrategias adaptables. Para investigaciones futuras, se propone extender el modelo para analizar distintos network slices, considerando características únicas y restricciones impuestas por los proveedores de servicios. Esto incluiría la evaluación de la temporalidad de los recursos para mejorar la elasticidad y respuesta del modelo. Además, se sugiere desarrollar un método innovador para la asignación dinámica de recursos que incorpore la incertidumbre humana, permitiendo decisiones adaptativas en tiempo real. Estos enfoques promoverían una gestión y optimización más efectivas de los recursos de red en diversos contextos y temporalidades.

Tribunal:
     PRESIDENT: ANTONIU, GABRIEL
     SECRETARI: GARCÍA ALMIÑANA, JORDI
     VOCAL: TALIA, DOMENICO
Resumen de tesis: La gestió eficient de les dades és un aspecte fonamental dels fluxos de treball de les aplicacions, especialment en el context dels entorns informàtics d'alt rendiment. Aquesta tesi examina el potencial dels emmagatzematges d'objectes com a candidats robustos per als sistemes de emmagatzematge d'alt rendiment (HPC).La primera contribució d'aquesta tesi és la adaptació d'un emmagatzematge d'objectes distribuït combinat amb el disseny arquitectònic de la seva integració amb un marc computacional. L'emmagatzematge d'objectes resultant pot utilitzar eficientment els recursos HPC. Això s'aconsegueix aprofundint en les capacitats actives i dona lloc a un augment de la localitat de dades i el rendiment de l'execució.Després d'aquesta primera contribució en proposem dues addicionals que mostren el potencial d'aquest emmagatzematge actiu d'objectes en el context HPC. Per a la segona contribució, introduïm un nou mecanisme de programari per iterar conjunts de dades i realitzar execució distribuïda en aquest entorn. La nostra proposta pot abstreure la relació entre la distribució de dades i la distribució de tasques, alhora que ofereix avantatges de rendiment en una àmplia varietat d'escenaris, sense sacrificar la programabilitat del model de programació basat en tasques.La tercera contribució d'aquesta tesi està relacionada amb la integració d'una tecnologia de maquinari, la memòria no volàtil (NVM). La idea principal és aprofitar l'aspecte actiu de l'emmagatzematge d'objectes i combinar-lo amb la natura d'adressament per bytes (no per blocs) d'aquest nou tipus de memòries. Les característiques de la NVM permeten realitzar càlculs in situ, sense necessitat de transferir dades des d'aquesta capa de memòria persistent, i el mecanisme actiu pot invocar l'execució al costat de les seves dades. Aquests dos aspectes es relacionen i permeten al programari d'emmagatzematge gestionar l'espai NVM mentre millora la localitat de les dades i redueix els requeriments de memòria globalment.Totes les contribucions s'implementen com a part de dataClay (el sistema d'emmagatzematge, un programari d'emmagatzematge d'objectes). Aquesta tesi inclou la implementació i avaluació d'aquestes propostes amb aplicacions científiques d'ús comú. A més de completar i avaluar la integració de dataClay i COMPSs (el marc d'execució), els mecanismes de programari per iterar conjunts de dades també s'implementen i avaluen amb Dask (un altre marc d'execució basat en tasques). Els diferents escenaris explorats mostren els beneficis que aporten les nostres contribucions a les pila de programari proposades dins l'ecosistema HPC.

Tribunal:
     PRESIDENT: SCARSELLI, FRANCO
     SECRETARI: SPADARO, SALVATORE
     VOCAL: PERINO, DIEGO
Resumen de tesis: En el contexto de una revolución digital, la sociedad contemporánea se encuentra inmersa en una era donde las demandas de las aplicaciones en red superan las capacidades de las soluciones de gestión convencionales. Precisamente, esta tesis navega a través de las complejidades de los entornos de redes modernas, donde los enfoques de gestión tradicionales se están quedando cortos debido a aplicaciones emergentes como la realidad aumentada, la realidad virtual o la telepresencia holográfica, las cuales exigen ultra baja latencia y adaptabilidad dinámica. Estas redes en evolución conforman la columna vertebral de la sociedad moderna, manteniendo numerosos servicios vitales pero planteando una complejidad elevada para los Proveedores de Servicios de Internet (ISP) y los operadores de red.En medio de esta complejidad, la necesidad de soluciones innovadoras para optimizar y gestionar las redes actuales es más evidente que nunca. Una proposición central de esta tesis es el marco MAGNNETO (Optimización Multiagente con Redes Neuronales Gráficas, en sus siglas en inglés), una iniciativa revolucionaria basada en Aprendizaje Automático (ML). Su objetivo principal es facilitar la optimización distribuida en escenarios de redes. Al integrar una arquitectura de Redes Neuronales Gráficas (GNN) en un entorno de Aprendizaje por Refuerzo Multiagente (MARL), da pie a un proceso de optimización completamente distribuido y aprovecha la naturaleza distribuida inherente de los entornos de red, abordando problemas de escalabilidad y facilitando aplicaciones en tiempo real. Esta iniciativa es adaptable, ofreciendo versatilidad para abordar varios casos de uso y mostrando robustez para cumplir con los desafiantes requisitos de aplicaciones reales.Una contribución sustancial de este trabajo es la implementación exitosa de MAGNNETO en diferentes casos relevantes de redes, centrándose prominentemente en dos escenarios altamente impactantes en el campo de las redes de computadores. En primer lugar, se aborda el problema crucial de la optimización de la Ingeniería de Tráfico (TE) en redes de ISP. Con el objetivo de reducir la congestión de la red, se introduce MAGNNETO-TE, una variante del marco específicamente diseñada para minimizar la utilización máxima del enlace en estas redes. Notablemente, esta adaptación marca un cambio de paradigma al igualar el rendimiento de optimizadores TE tradicionales líderes en el estado del arte, pero a una fracción de su coste de ejecución.Además, la investigación explora el complejo ámbito del Control de Congestión (CC) en Redes de Centros de Datos (DCN), otro servicio crítico en nuestro mundo digital actual caracterizado por patrones de tráfico dinámicos y estrictos requisitos de baja latencia. Aquí, MAGNNETO-CC emerge como una solución potente, ofreciendo una estrategia distribuida que armoniza con protocolos de CC ampliamente desplegados, superando a las más avanzadas metodologías basadas en ML y a las configuraciones de CC estáticas más usadas actualmente.Mirando hacia el futuro, la tesis también delinea posibles vías para mejorar MAGNNETO, abordando especialmente los desafíos asociados a las arquitecturas GNN actuales. Visualiza la integración de técnicas de aprendizaje profundo topológico para fomentar un enfoque novedoso y prometedor para la optimización distribuida que tiene el potencial de explotar correlaciones arbitrarias entre múltiples elementos, yendo más allá del dominio de grafos tradicional. Al abordar la necesidad urgente de almacenamiento eficiente del tráfico de red, la metodología propuesta se revela como una solución robusta basada en ML para la compresión de datos con pérdida.En resumen, esta tesis enfrenta los desafíos fundamentales de optimizar sistemas de redes basados en grafos, tratando de redefinir el panorama de la optimización y gestión distribuida de redes en esta era de transformación digital.

Tribunal:
     PRESIDENT: CASELLAS REGI, RAMON
     SECRETARI: COMELLAS COLOME, JAUME
     VOCAL: SAMBO, NICOLA
Resumen de tesis: Las redes ópticas de los operadores son una infraestructura central y un elemento clave de la sociedad hiperconectada actual, ya que la mayor parte del tráfico de datos de Internet se transfiere a través de redes de fibra óptica. El volumen de tráfico de datos está experimentando un crecimiento incesante a medida que los servicios de Internet alcanzan una demanda cada vez mayor y surgen aplicaciones que requieren mucha capacidad (por ejemplo, las aplicaciones de industria 4.0). En vista de ello, se requiere una innovación constante en las redes ópticas para acomodar la capacidad solicitada y minimizar los costes.En este escenario, los gemelos digitales (DT, del inglés Digital Twin) – pensados como una combinación de modelos que se ajustan automáticamente con su correspondiente sistema físico y actúan sobre éste para aplicaciones específicas – se están proponiendo como una solución para: 1) maximizar la capacidad de transporte al reducir los márgenes de la red; 2) allanar el camino hacia la automatización de la red óptica.El objetivo principal de esta tesis doctoral es mejorar la operación de la red basándose en el uso de algoritmos y modelos de DT para la gestión de fallos, el establecimiento de conexiones ópticas y el control de amplificadores ópticos. Para lograr este objetivo, se investigaron diferentes algoritmos de aprendizaje automático (ML) y se ampliaron las capacidades del DT de capa óptica llamado OCATA. Este objetivo principal se logra mediante los siguientes tres objetivos específicos:1. Aplicaciones de DT de capa óptica durante la operación de la red: las capacidades de OCATA se extendieron para estimar la calidad de transmisión (QoT) y para la gestión eficiente de fallos. Se proponen características específicas de los símbolos de constelaciones ópticas, que muestran correlaciones con métricas de QoT y con degradaciones de señal inducidas por fallos. A continuación, se proponen modelos y algoritmos específicos basados en ML para la estimación de la QoT, la detección de fallos, la identificación y la estimación de su severidad. Los resultados tanto de la simulación como de los experimentos muestran una precisión notable en la estimación de la QoT y en la predicción de fallos que afectan al transmisor, los filtros ópticos y los amplificadores. Además, este enfoque también se validó para detectar e identificar anomalías del espectro óptico. 2. Aplicaciones de DT de capa óptica para el establecimiento de conexiones ópticas. Las capacidades de OCATA se amplían para formatos de modulación además de la modulación 16QAM y para señales de multiplexación de subportadora digital (DSCM). En primer lugar, se propone y evalúa un algoritmo para el establecimiento de conexiones ópticas basado en simulaciones que demuestran la viabilidad de este enfoque. Además, los modelos mostraron el equilibrio más ventajoso entre precisión y tiempo de ejecución en comparación con otros métodos existentes. En segundo lugar, se evalúa experimentalmente su precisión para estimar el impacto de las penalizaciones inducidas por el filtrado óptico en señales DSCM.3. Aplicación de DT de capa óptica para el control de amplificadores: nuevos modelos del DT se diseñaron para ayudar a un controlador de red a tomar decisiones acerca de la reconfiguración de amplificadores ópticos de forma dinámica bajo cargas de canales variables. Se realizaron procesos de caracterización experimental en módulos EDFA. Se compararon modelos basados en datos, basados en métodos de aprendizaje profundo (DL) y métodos compuestos, en términos de precisión y velocidad de cálculo para modelar estos amplificadores. Tras exhaustivas optimizaciones de los hiper-parámetros, los modelos de DL lograr tanto el mejor rendimiento en los datos de entrenamiento como la mejor generalización en datos desconocidos. Además, se demostró que se puede lograr una reducción sustancial del error de generalización empleando técnicas de aprendizaje por transferencia.

Tribunal:
     PRESIDENT: SIDDIQUI, MUHAMMAD SHUAIB
     SECRETARI: BERRAL GARCÍA, JOSEP LLUÍS
     VOCAL: TABATABAEIMEHR, FATEMEHSADAT
Resumen de tesis: Las redes de sensores (SN) desempeñarán un papel integral en los ecosistemas de redes 5G y más allá (B5G), especialmente para casos de uso y servicios altamente distribuidos como Gemelos Digitales (DT). Así pues, la red de transporte subyacente debe proporcionar conectividad entre las redes de sensores distribuidas y el sistema de gestión del DT, que suele estar lejos de las fuentes de datos de los sensores (típicamente, en un servidor centralizado). En vista de ello, es esencial que las redes B5G proporcionen requisitos críticos como alta capacidad de transmisión, comunicación sensible a la latencia y garantía de veracidad e integridad de los datos, todo ello para permitir servicios de DT. Para cumplir con estos requisitos, se puede recurrir a la monitorización y el análisis de datos de SN basados en estadística e Inteligencia Artificial (IA) con el fin de proporcionar una transmisión de datos inteligente y eficiente. Mediante estos procedimientos, los datos generados por las SNs se pueden comprimir y analizar localmente para reducir el volumen total de datos que debe transmitirse al servidor centralizado. Además, la naturaleza inherente de los algoritmos de compresión y análisis añade privacidad y seguridad a los datos transmitidos sin afectar a su integridad. El uso de este tipo de técnicas basadas en IA abre la oportunidad de realizar Transferencia de Conocimiento (KT) entre DTs que operan sobre una infraestructura compartida. Dado que compartir datos sin procesar puede vulnerar la privacidad, los métodos basados en IA permiten intercambiar información relevante a la vez que se ofuscan detalles críticos, permitiendo así un funcionamiento coordinado y seguro entre segmentos diferenciados.Esta tesis doctoral tiene como objetivo mejorar el funcionamiento de las SNs densas, que se necesitan de una infraestructura de transporte subyacente que incluya capacidades de computación entre los nodos. Mediante la aplicación de procedimientos estadísticos y basados en IA, los métodos propuestos perseguirán varios objetivos, como són: reducir el volumen de datos transportados a través de la red manteniendo la privacidad y la integridad; detectar anomalías o eventos en los datos recogidos para proporcionar alarmas y notificaciones tempranas; y facilitar la operación de servicios a través de varios dominios de SN.Entrando en detalle, el primer objetivo consiste en desarrollar métodos para reducir el volumen de datos recogidos por los sensores mediante métodos estadísticos y basados en IA para la compresión de datos y la manipulación de la frecuencia de muestreo. Se han propuesto enfoques de compresión basados tanto estadística como en el uso de autocodificadores (AE), así como un método de adaptación de la frecuencia de muestreo que funciona con ambos. Mediante simulacion con conjuntos de datos reales, se demuestra una capacidad significativa para reducir el volumen de los datos, alcanzando el 1% de su tamaño original en algunos casos, y conduciendo a la reducción del consumo de energía a una décima parte en el caso de sensores con disponibilidad limitada de energía.Finalmente, el tercer objetivo consiste en investigar métodos para mejorar la gestión y coordinación de sistemas de DT multidominio mediante KT, preservando al mismo tiempo la privacidad de cada DT individual. Se ha propuesto un método de extracción de conocimiento basado en AEs que extrae información codificada sobre el estado del DT que comparte y la envía al DT de destino. Resultados numéricos demuestran que el DT de destino es capaz de utilizar la información codificada y privada sobre el estado del DT que comparte antes de que los un evento correlado entre ambos DTs afecte al DT de destino.

Tribunal:
     PRESIDENT: ACACIO SÁNCHEZ, MANUEL EUGENIO
     SECRETARI: MORETÓ PLANAS, MIQUEL
     VOCAL NO PRESENCIAL: JONES, TIMOTHY
Resumen de tesis: Los Sistemas de Conducción Autónoma (ADS) están a punto de la adopción a gran escala, podiendo reducir accidentes y posiblidades de mercado. Sin embargo, el software complejo y la presión de cantidad de datos generado por sus sensores exigen un mejor soporte de hardware en esta aplicación crítica, donde el alto rendimiento es obligatorio para minimizar el tiempo de reacción. Además, la eficiencia energética, el coste y el volumen deben ser optimizados para garantizar viabilidad de mercado.Para mejorar el soporte de hardware para los ADS, caracterizamos el rendimiento y potencia demandada por Autoware.ai, una software del estado del arte para ADS. Encontramos un tiempo significativo dedicado al procesamiento de datos del sensor Light Imaging Detection and Ranging (LiDAR), ampliamente utilizado por los ADS. Los LiDARs capturan nubes 3D para tareas como segmentación, localización y detección de objetos.A pesar de su importancia, el soporte de hardware para tareas con LiDAR solo ha ganado tracción recientemente. Además, aunque la mayoría de los algoritmos de procesamiento de nubes de puntos se ejecutan en la CPU, trabajos recientes proponen aceleradores de hardware costosos y complejos. En lugar de eso, nuestro objetivo es utilizar hardware y software de propósito general existente para processar nubes de puntos con pequeñas modificaciones en la CPU. Para ello, introducimos un pequeño conjunto de instrucciones de CPU dirigidas a la búsqueda de vecinos en nubes de puntos basados en árboles k-d, una operación clave en varios algoritmos.Empezamos con K-D Bonsai, técnica que reduce el movimiento de datos en la búsqueda de vecinos comprimiendo las hojas del árbol k-d en tiempo de ejecución, explotando la similitud de valores. Los datos se comprimen aún más reduciendo la representación de punto flotante, aprovechando la limitación de los valores recogidos con LiDAR. Implementamos K-D Bonsai con nuevas instrucciones de CPU para comprimir, descomprimir y operar sobre puntos. Proyectamos las instrucciones para que detecten pérdidas de precisión debido a la compresión, permitiendo recomputar en la representación original si es necesario.Así, se reduce el movimiento de datos, se mejora el rendimiento y la eficiencia energética, y no se afecta la precisión o la programabilidad. K-D Bonsai mejora la latencia de extremo a extremo en la segmentación usada por Autoware.ai en un 9.26% en promedio, un 12.19% en latencia de cola, y reduce el consumo de energía en un 10.84%.Diferente de los trabajos relacionados, K-D Bonsai mejora la búsqueda de vecinos con un aumento mínimo en el área (0.36%).En una segunda técnica, vimos que las queries consecutivas en la búesquedas de vecinos suelen ser similares, visitando nodos de árboles k-d con similitud. Usamos esta observación para acelerar la búsqueda de vecinos con la VPU disponible en las CPUs, a bajo coste. Proponemos un co-diseño de hardware/software llamado Caravan. A nivel de software, Caravan-SW explota la similitud de búsqueda, agrupando queries consecutivas para buscar a sus vecinos en paralelo con instrucciones SIMD. Sin embargo, cuando la navegación de las queries diverge, especialmente en los niveles más profundos del árbol k-d, Caravan-SW enfrenta disperción y los carriles dela VPU se subutilizan. Para eso, proponemos Caravan-HW, añadiendo dos nuevas instrucciones que reindexan elementos vectoriales válidos para reordenarlos rapidamente y densificar las operacionesSIMD, quitando la disperción de Caravan-SW.Con AVX512, Caravan-SW acelera la búsqueda de vecinos en un 4.05× (1.85× de extremo a extremo) en la segmentación de Autoware.ai. Si agregamos Caravan-HW, el procesamiento de hojas de la búsqueda de vecinos se optimiza aún más, subiendo las ganancias a 5.19× (1.97× de extremo a extremo), con costos mínimos de área. Nuestra solución programable y poco intrusiva ofrece beneficios de extremo a extremo comparables a los aceleradores.

Tribunal:
     PRESIDENT: PESCAPÈ, ANTONIO
     SECRETARI: ARIAS VICENTE, MARTA
     VOCAL: RÉTVÁRI, GÁBOR
Resumen de tesis: El modelado de redes es fundamental para el campo de las redes informáticas. Los modelos son útiles para investigar nuevos protocolos y mecanismos, lo que permite a los administradores estimar su rendimiento antes de su implementación real en las redes de producción. Los modelos de red también ayudan a encontrar configuraciones de red óptimas, sin necesidad de probarlas en redes de producción.Podría decirse que la forma más frecuente de construir estos modelos de red es mediante el uso de metodologías de simulación de eventos discretos (DES) que proporcionan una precisión excelente. Los simuladores de redes de última generación incluyen una amplia gama de protocolos de red, transporte y enrutamiento y son capaces de simular escenarios realistas. Sin embargo, esto tiene un costo computacional muy alto que depende linealmente de la cantidad de paquetes que se simulan. Como resultado, no resultan prácticos en escenarios con volúmenes de tráfico realistas o topologías grandes. Además, y debido a que son computacionalmente costosos, no funcionan bien en escenarios de tiempo real.Otra alternativa de modelado de redes es la teoría de colas (QT), donde las redes se representan como colas interconectadas que se evalúan analíticamente. Si bien QT resuelve la principal limitación de DES, impone fuertes suposiciones sobre el proceso de llegada de paquetes, que normalmente no se cumplen en las redes reales.En este contexto, el aprendizaje automático (ML) ha surgido recientemente como una solución práctica para lograr modelos basados en datos que pueden aprender modelos de tráfico complejos y al mismo tiempo ser extremadamente precisos y rápidos. Más específicamente, las redes neuronales gráficas (GNN) se han convertido en una excelente herramienta para modelar datos estructurados en gráficos que muestran una precisión excepcional cuando se aplican a redes informáticas.Esta disertación pretende ser un paso adelante en la aplicación de Graph Neural Networks para el modelado de redes. Sin embargo, aún persisten algunos desafíos:1. Colas y políticas de programación: modelar colas, políticas de programación y asignaciones de calidad de servicio (QoS) dentro de las arquitecturas GNN plantea otro desafío, ya que estos elementos son fundamentales para el comportamiento de la red.2. Modelos de tráfico: modelar con precisión patrones de tráfico realistas, que exhiben una fuerte autocorrelación y colas pesadas, sigue siendo un desafío para las soluciones basadas en GNN.3. Capacitación y generalización: los modelos de ML, incluidos los GNN, requieren datos de capacitación representativos que cubran diversos escenarios operativos de red. Crear tales conjuntos de datos a partir de redes de producción reales es inviable y requiere bancos de pruebas controlados. El desafío radica en diseñar GNN capaces de realizar estimaciones precisas en redes invisibles, que abarquen diferentes topologías, tráfico y configuraciones.4. Generalización a redes más grandes: las redes del mundo real suelen ser significativamente más grandes que los bancos de pruebas. Escalar las GNN para manejar redes con cientos o miles de nodos es un desafío apremiante, que requiere aprovechar el conocimiento de la red específico del dominio y enfoques arquitectónicos novedosos.Esta tesis representa un paso adelante en el aprovechamiento de Graph Neural Networks para el modelado de redes, con un enfoque en abordar estos desafíos críticos.

Tribunal:
     PRESIDENT: ZENNARO, MARCO
     SECRETARI: MACCARI, LEONARDO
     VOCAL: FILIPPINI, ILARIO
Resumen de tesis: Aquesta tesi té com a objectiu investigar l'eficàcia i l'aplicabilitat de la xarxa de backhaul sense fil (WBN) en dos contextos divergents: xarxes urbanes ultradenses per a 5G i solucions de connectivitat per a zones rurals o dividides digitalment. WBN ofereix un marc adaptable i resistent per a la transmissió de dades, cosa que els converteix en una opció atractiva per a la propera generació de xarxes sense fils, especialment 5G. En entorns urbans densos, on la demanda d'elevades taxes de dades és urgent, els backhauls de malla sense fils poden servir com un actiu estratègic per assolir el rendiment de dades promès per a les xarxes 5G. Aquestes xarxes requereixen inherentment un desplegament dens de nodes per complir la seva promesa de comunicació d'alta velocitat i baixa latència. Per tant, analitzem el paper que poden tenir els backhauls de malla sense fils en zones densament poblades, posant èmfasi en el seu potencial per complir o fins i tot superar les expectatives d'alta velocitat de dades de 5G.Per contra, a les zones rurals o digitalment dividides, la viabilitat econòmica de desplegar xarxes tradicionals de coure o fibra òptica d'última milla sovint resulta prohibitiva. En aquests casos, WBN, desplegat com a xarxa comunitària sense fils (WCN) o com a part de la infraestructura d'un proveïdor de serveis d'Internet sense fils (WISP), pot oferir una alternativa viable.Aquesta tecnologia podria reduir la bretxa digital proporcionant una connectivitat d'Internet robusta i rendible a les regions poc ateses.Per corroborar les meves troballes, vaig aprofitar la tecnologia de sistemes d'informació geogràfica (GIS) i mètodes computacionals basats en GPU juntament amb anàlisis i simulacions de gràfics. La tecnologia GIS, aprofitant diferents conjunts de dades oberts com ara els models de superfície digital (DSM) i els mapes vectorials, fan possible unacomprensió detallada del paisatge geogràfic, crucial per construir models de viabilitat detallats en diversos entorns. Els mètodes computacionals basats en GPU acceleren l'anàlisi del model, permetent una avaluació en profunditat en un període de temps raonable. Com a resultat, vaig poder optimitzar diversos aspectes de la xarxa, com ara la col·locació de nodes, la topologia de la xarxa i el consum d'energia, que són paràmetres crítics per al desplegament efectiu d'aquestes xarxes.Aquest treball integra aquests mètodes i tecnologies computacionals per oferir una visió completa de com es poden desplegar de manera eficient els backhauls de malla sense fil tant en entorns urbans com rurals. Els resultats ofereixen informació valuosa sobre l'arquitectura de xarxa més adequada per a cada context, amb especial atenció a l'escalabilitat i la resiliència. En resum, aquesta tesi contribueix a una comprensió més àmplia del potencial que tenen els backhauls de malla sense fil per abordar els requisits de connectivitat de diversos entorns, que van des de l'entorn urbà ultradens requerit. per 5G als reptes únics que plantegen les zones rurals i digitalment dividides.

Tribunal:
     PRESIDENT: GARCÍA LÓPEZ, PEDRO
     SECRETARI: RUIZ RAMÍREZ, MARC
     VOCAL: CIRILLO, DAVIDE
Resumen de tesis: En los últimos años, el aumento exponencial de los datos que están siendo generados ha supuesto la necesidad de implementar nuevas metodologías para procesar los enormes conjuntos de datos que se están creando. La Computación de Alto Rendimiento o High-Performance Computing (HPC) reúne un conjunto de tecnologías basadas principalmente en computación paralela, que ayudan a reducir el tiempo dedicado a analizar estos conjuntos de datos. Un campo de investigación donde se necesitan estas tecnologías es la Genómica Computacional. Además, la complejidad de los conjuntos de datos genómicos limita el uso de métodos convencionales básicos para el descubrimiento de relaciones significativas complejas, lo que introduce la necesidad de algoritmos de aprendizaje automático o Machine Learning (ML) y métodos estadísticos sólidos.En la primera parte de la tesis, nuestro objetivo es identificar patrones complejos de reordenamientos genómicos somáticos en muestras de cáncer. La dificultad de la clasificación reside en la ocurrencia de miles de reordenamientos a la vez, a menudo compuestos por múltiples roturas de ADN. Aquí presentamos un nuevo enfoque estadístico para analizar variantes estructurales (SV) de 2392 muestras de tumores del Consorcio de Análisis Pan-Cáncer de Genomas Completos (PCAWG) e identificar una recurrencia significativa. La metodología propuesta no solo es capaz de identificar patrones complejos de SV en diferentes tipos de cáncer, sino también de demostrar que no son sucesos aleatorios, identificando una nueva clase de patrón compuesto por tres SV que no se describió anteriormente.En la segunda parte de la tesis abordamos otro reto de la genética humana, que es el estudio de la relación entre variantes de un solo nucleótido (SNV) y enfermedades complejas, como la diabetes tipo 2, el asma o el Alzheimer. El estudio de estas asociaciones enfermedad-variante se suele realizar de forma única e independiente. Sin embargo, aquí hemos creado un algoritmo que utiliza la reducción de dimensionalidad multifactorial (MDR) para detectar combinaciones de variantes asociadas con la diabetes tipo 2 (T2D). Esta metodología se ha probado en la cohorte del proyecto NUgene de la Universidad Northwestern utilizando 1.883.192 pares de variantes con algún grado de asociación con la diabetes tipo 2 e identificando un subconjunto de 104 pares significativos, dos de los cuales exhiben una posible relación funcional con la diabetes tipo 2. El algoritmo se publicó en un repositorio de código abierto, pudiéndose utilizar para buscar interacciones por pares significativas en otros conjuntos de datos.En ambos marcos desarrollados dentro de la tesis, el uso de arquitecturas de supercomputación a gran escala ha sido un requisito necesario. Para garantizar un acceso abiertoa las tecnologías HPC, los gobiernos y el mundo académico están impulsando la introducción de arquitecturas informáticas novedosas en entornos científicos a gran escala. Este es el caso de RISC-V, una arquitectura de conjunto de instrucciones estándar abierta. Para evaluar dichas tecnologías, en las dos últimas partes de la tesis, proponemos el uso de nuestro caso de uso VIA como punto de referencia, proporcionando la primera aplicación genómica para RISC-V. Con este caso de uso, proporcionamos un caso representativo para el procesamiento pesado de datos ETL (Extracción, Transformación, Carga). Desarrollamos una versión de la carga de trabajo VIA para RISC-V y adaptamos nuestra implementación en supercomputadoras basadas en x86 (por ejemplo, Marenostrum IV en el Barcelona Supercomputing Center (BSC)) para hacer una comparación justa con RISC-V, ya que algunas tecnologías no están disponibles. allá. Con este benchmark, hemos podido indicar los desafíos y oportunidades para los próximos desarrollos y diseños de RISC-V, a partir de una primera comparación entre las arquitecturas x86 y RISC-V en ejecuciones de cargas de trabajo genómicas sobre implementaciones de hardware reales.

Tribunal:
     PRESIDENT: PETERSEN MOURA TRANCOSO, PEDRO
     SECRETARI: JIMENEZ GONZALEZ, DANIEL
     VOCAL: GOMEZ LUNA, JUAN
Resumen de tesis: El continuo progreso de la Ley de Moore en la mejora del rendimiento de un solo hilo a travésde la frecuencia de reloj y las mejoras en el nodo de proceso se ha visto obstaculizado debido alimitaciones físicas. Esto ha resultado en un cambio hacia el uso de procesadores multinúcleopara lograr ganancias de rendimiento. Sin embargo, el rendimiento de los procesadoresmultinúcleo se ve limitado por la Ley de Amdahl, que limita cualquier aceleración por laspartes secuenciales del software. En consecuencia, la industria tecnológica está enfocándose enla especialización y el desarrollo de aceleradores para mejorar el rendimiento de aplicacionesespecíficas.La genómica es el campo que se ocupa del estudio de los genes. Con los desarrollos actualesen tecnologías de secuenciación se produce una cantidad enorme de datos de manera másrápida y económica de lo previsto por la Ley de Moore. Sin embargo, el ensamblaje y análisisde estos datos llevan mucho tiempo en procesadores de propósito general. Por lo tanto, losaceleradores son esenciales en el campo de la genómica, especialmente para el ensamblajede ADN. Al utilizar hardware especialmente diseñado para este dominio, como FPGAs oASICs, los investigadores en genómica pueden lograr mejoras significativas en el rendimientoen comparación con los procesadores de propósito general. Gracias a los aceleradores, lavelocidad de ensamblaje de ADN puede mantenerse al ritmo de la secuenciación de ADN, loque permite un análisis y descubrimientos más rápidos en genómica.El objetivo principal de esta tesis es acelerar dos aplicaciones críticas del ensamblaje deADN, el conteo de k-mers y la alineamiento de secuencias, utilizando FPGAs y ASICs. Laprimera contribución se centra en acelerar la aplicación de conteo de k-mers utilizando FPGAsy su adaptación en una aplicación de genómica llamada SMUFIN. La segunda y la terceracontribución se centran en acelerar con FPGAs el novedoso algoritmo de alineamiento desecuencias WFA. El acelerador de la segunda contribución está diseñado para secuenciascortas de ADN de hasta 300 bases, que son generadas por tecnologías de secuenciación depróxima generación. El acelerador de la tercera contribución está diseñado para secuenciaslargas de ADN de hasta 50.000 bases, que son generadas por tecnologías de secuenciación detercera generación. En la cuarta contribución diseñamos un ASIC para acelerar el alinemientode secuencias con WFA y lo integramos en un SoC RISC-V. En todas las contribucionesanalizamos diferentes partes de la aplicación y trasladamos las partes más lentas al acelerador.También modificamos y rediseñamos las partes restantes de la CPU para adaptarlas al códigodel acelerador.En nuestra primera contribución, nuestro acelerador de conteo de k-mers mejora el rendimientorespecto al conteo de k-mers de SMUFIN en un factor de 2,14×, mientras consume 2,93×menos energía y 1,57× menos memoria en comparación con la implementación software dereferencia. El rendimiento de los aceleradores de alineamiento de secuencias de la segunday la tercera contribución se evalúa utilizando una y dos FPGAs. En comparación con la im-plementación software de referencia del algoritmo WFA, nuestro segundo acelerador alcanzamejoras de rendimiento de hasta 8,8× y 13,5× con una y dos FPGAs, respectivamente, y unamejora en eficiencia energética de hasta 9,7× y 14,6× con una y dos FPGAs, respectivamente.Nuestro tercer acelerador alcanza mejoras de rendimiento de hasta 5,6× y 9,9× con una y dosFPGAs, respectivamente, y una mejor en eficiencia energética de hasta 7,5× y 10,9× con una ydos FPGAs, respectivamente. En la cuarta contribución nuestro acelerador ASIC integrado enel SoC alcanza mejoras de rendimiento de hasta 1076× en comparación con la implementaciónsoftware del algoritmo WFA en Sargantana, la CPU RISC-V del chip.

Tribunal:
     PRESIDENT: ROS BARDISA, ALBERTO
     SECRETARI: CANAL CORRETGER, RAMON
     VOCAL: PERAIS, ARTHUR
Resumen de tesis: Desde sus inicios con los primeros sistemas informáticos, la arquitectura de computadoras ha experimentado muchas revoluciones y numerosas innovaciones tecnológicas. Sin embargo, la Pared de Memoria ha sido un desafío persistente. Para abordar este desafío, se han ideado técnicas de tolerancia a la latencia como la jerarquía de caché, políticas de reemplazo de caché, prefetching de hardware y predicción fuera del chip. La jerarquía de caché usa memorias intermedias para almacenar datos frecuentemente accedidos cerca del procesador, reduciendo las latencias de acceso a la memoria. Las políticas de reemplazo de caché determinan qué bloques de datos almacenar o eliminar basándose en predicciones de reutilización futura. El prefetching de hardware trae proactivamente bloques de datos a la caché. La predicción fuera del chip predice si una solicitud de carga requerirá acceso a DRAM, permitiendo la búsqueda especulativa de datos desde la DRAM para ocultar latencias de acceso a la memoria. Esta tesis aborda los desafíos de la gestión de caché y la optimización del acceso a la memoria en arquitecturas de computadoras modernas, enfocándose en mejorar el rendimiento y la eficiencia energética en diversas cargas de trabajo. Presenta tres contribuciones principales. La primera contribución evalúa la efectividad de las políticas contemporáneas de reemplazo de la Última Nivel de Caché (LLC) en diversas cargas de trabajo, incluyendo procesamiento de gráficos, aplicaciones científicas e industriales, así como suites de evaluación estándar como SPEC CPU 2006 y SPEC CPU 2017. A pesar de mostrar mejoras de rendimiento notables en pruebas convencionales, estas políticas de reemplazo de LLC existentes a menudo fallan en capturar los patrones de acceso de las cargas de trabajo modernas de Computación de Alto Rendimiento (HPC) y grandes datos. En respuesta, se introducen dos nuevas políticas de reemplazo de LLC, Multi-Sampler Multiperspectiva (MS-MPPPB) y Multiperspectiva con Selector de Características Dinámicas (DS-MPPPB), demostrando una eficacia superior en una amplia gama de cargas de trabajo, especialmente en aplicaciones de HPC y grandes datos. La segunda contribución mejora los patrones de acceso a la memoria para cargas de trabajo de procesamiento de gráficos, conocidas por sus patrones de acceso irregulares y localización de datos subóptima. Esta contribución se centra en el primer nivel de la jerarquía de caché, ya que la mayoría de fallos de L1D requieren acceso a DRAM. Introduciendo el innovador Predictor Grande (LP), se busca discernir entre accesos a memoria regulares e irregulares, canalizando los accesos irregulares eficientemente a través de una Caché de Datos Laterales (SDC). Con LP y SDC, se logran mejoras de rendimiento notables, superando las jerarquías de caché convencionales. La tercera contribución presenta el predictor de Dos Niveles Perceptrón (TLP), un enfoque que integra la predicción fuera del chip con el filtrado de prefetching adaptativo dentro del caché de datos de primer nivel (L1D). Con una estructura de dos capas compuesta por el Primer Nivel Predictor (FLP) y el Segundo Nivel Predictor (SLP), TLP mitiga efectivamente las transacciones de DRAM mientras mejora el rendimiento general en cargas de trabajo de un solo núcleo y de múltiples núcleos. Colectivamente, estas contribuciones avanzan el estado del arte en la gestión de caché y la optimización del acceso a la memoria, mejorando el rendimiento y la eficiencia energética de las arquitecturas de computadoras modernas en diversas cargas de trabajo.

Tribunal:
     PRESIDENT: XEKALAKIS, POLYCHRONIS
     SECRETARI: JIMENEZ GONZALEZ, DANIEL
     VOCAL: DE LUCAS CASAMAYOR, ENRIQUE
Resumen de tesis: Las GPU móviles han evolucionado enormemente en la última década debido a la continua demanda de las aplicaciones. Estos diseños deben abordar la creciente demanda de rendimiento y priorizar la eficiencia energética para adaptarse a las limitaciones de energía y temperatura de los dispositivos móviles. La memoria principal es una de las principales fuentes de consumo de energía y, en muchas ocasiones, llega a convertirse en el principal cuello de botella que limita el rendimiento de las GPUs.El objetivo de esta tesis es mejorar la eficiencia de los accesos a memoria en arquitecturas Tile-Based Rendering (TBR), que son las que implementan las GPU móviles, para la ejecución de aplicaciones gráficas.Las arquitecturas TBR utilizan una estructura de datos que almacena la información de las primitivas de cada región (tile) de la pantalla, que reside en la memoria principal y en la caché L1 (Tile Cache) y en la L2 compartida. Se ha demostrado que la política de reemplazo OPT es óptima para minimizar los fallos de caché pero es casi imposible de implementar en hardware. La primera propuesta de esta tesis da vida a la política OPT y la incorpora en la Tile Cache. Junto con otras mejoras en la L2, esta propuesta, denominada TCOR, resulta en una disminución del 13,8% en el consumo de energía de la jerarquía de memoria y un mayor rendimiento del Tiling Engine.DTexL, la segunda propuesta de esta tesis, aumenta la capacidad agregada de las cachés de texturas, al reducir la replicación de los bloques de memoria que éstas almacenan. Las GPU modernas integran múltiples núcleos junto a un planificador que distribuye el trabajo (en forma de warps) entre ellos, tratando de equilibrar la carga de trabajo. Sin embargo, estas técnicas de balanceo de la carga son contraproducentes para la localidad de los bloques almacenados en las cachés de texturas. Se ha propuesto un nuevo planificador que favorece la localidad de las texturas y, para compensar el desequilibrio de la carga resultante, se propone una modificación menor en la arquitectura de la GPU. DTexL da resulta en una disminución del 46,8% en los accesos a la L2, un aumento del 19,3% en el rendimiento y una disminución del 6,3% en la energía total de la GPU. Todo ello, con unos sobrecostes insignificantes.En la literatura existen muchos trabajos que explotan la localidad de las cachés de las GPUs, la mayoría de ellos enfocados en las políticas de reemplazo. En la tercera propuesta, se realiza una prueba formal de una técnica de almacenamiento de las texturas en la L2 compartida cuasi óptima, con un sobrecoste nulo. Explota la reutilización de texturas de un fotograma al siguiente, para lo que se recorren los fotogramas de forma “boustrofedónica” en lugar de usar el recorrido convencional de los tiles por filas (o en Z-order). En primer lugar, se aproxima la traza de acceso a texturas a una traza circular y se demuestra formalmente que la propuesta es óptima para este tipo de trazas. Ocultar la latencia de la memoria se está convirtiendo en un problema en las GPU contemporáneas. Para abordar este reto, presentamos como trabajo final de esta tesis el mecanismo denominado WaSP, que consiste en un planificador de warps ligero para GPUs y centrado en la ejecución de aplicaciones gráficas. WaSP imita a los mecanismos de pre-búsqueda tradicionales ya que lanza un subconjunto warps, elegidos de forma estratégica y denominados warps prioritarios, al comienzo de la ejecución para reducir la latencia de memoria de los warps siguientes. La propuesta reduce la latencia media de la memoria gracias a preservar la localidad para la mayoría de los warps. Al tiempo que maximiza la utilización del paralelismo de memoria (MLP), WaSP reduce los fallos de las cachés para evitar llenar sus MSHRs. Gracias a esto, se reducen las detenciones de dichas cachés que acabarían frenando los accesos posteriores. En conjunto, WaSP consigue una mejora del rendimiento del 3,9% con una sobrecarga insignificante.

Tribunal:
     PRESIDENT: CANO REYES, JOSE
     SECRETARI: MARTORELL BOFILL, XAVIER
     VOCAL: TSOUTSOURAS, VASILIOS
Resumen de tesis: La seguridad de los esquemas criptogrÆficos modernos depende de problemas matemÆticos que se supone son difíciles de resolver, como el problema de Rivest-Shamir-Adleman (RSA) o el problema de logaritmos discretos sobre curvas elípticas. El uso de las computadoras "clÆsicas" existentes, todos los algoritmos conocidos que intentan resolver estos problemas, requeriría una cantidad tan grande de tiempo de cÆlculo que, de hecho, harÆ que los datos interceptados sean inœtiles cuando finalice el ataque.Alrededor de 1997, Shor y Grover desarrollaron de forma independiente algoritmos eficientes para computadoras cuÆnticas que pueden dar una velocidad sin precedentes en ciertos problemas matemÆticos. Entonces se hizo evidente que la llegada de una computadora cuÆntica a gran escala puede poner en peligro las comunicaciones seguras. Sin embargo, todavía no estÆ claro si existirÆn ordenadores cuÆnticos a gran escala capaces de romper los actuales estÆndares criptogrÆficos de clave pœblica. Como acto preventivo, el Instituto Nacional de EstÆndares y Tecnología (NIST) anunció en 2015 sus planes para la transición a estÆndares algorítmicos criptogrÆficos poscuÆnticos (PQ). La adopción generalizada de los estÆndares actuales exige mÆs investigaciones sobre la eficiencia y seguridad de la implementación de los estÆndares PQ en los sistemas informÆticos modernos.Esta tesis pretende cerrar la brecha entre la especificación segura de los criptosistemas PQ y su implementación respectivamente segura y eficiente en arquitecturas informÆticas avanzadas. Elegimos específicamente el criptosistema PQ de Classic McEliece (CM), simplemente debido a su seguridad de larga data. CM ha resistido ataques con modificaciones menores desde sus inicios en 1978 y actualmente es finalista del concurso NIST y ya se ha integrado en productos comerciales como redes VPN.Esta tesis comprende cuatro contribuciones principales. En el primero presentamos un codiseæo hardware/software (HW/SW) de aceleración del criptosistema CM. La segunda contribución estÆ orientada al diseæo e integración de aceleradores CM monolíticos y diseæados a medida en un SoC basado en RISC-V. La tercera contribución se esfuerza por optimizar aœn mÆs el rendimiento de CM en hardware mediante la introducción de un diseæo avanzado de un acelerador monolítico para la parte de cifrado del criptosistema CM. La contribución final de esta tesis se aleja de un acelerador de hardware monolítico e investiga el impacto de la vectorización por una unidad SIMD en la aplicación CM.Con esta tesis, concluimos un estudio realizado sobre el criptosistema CM, en relación con su implementación eficiente de hardware en infraestructuras informÆticas modernas. Sin embargo, existen numerosas direcciones de investigación futuras que podrían aprovechar los conocimientos adquiridos, así como la infraestructura de hardware diseæada en el contexto de esta tesis. Como tal, consideramos la implementación segura y la mitigación de canales laterales en los propios aceleradores de hardware CM y la evaluación del rendimiento de implementaciones de hardware liviano de CM.

Tribunal:
     PRESIDENT: PETIT, ERIC
     SECRETARI: MARTORELL BOFILL, XAVIER
     VOCAL: GARCIA, RÉMI
Resumen de tesis: Esta disertación explora los desafíos y avances en las representaciones y cálculos aritméticos dentro de las arquitecturas de computadoras, centrándose en las limitaciones del estándar IEEE754.Las demandas modernas de la informática, impulsadas por avances en IA, HPC y simulaciones científicas, hacen que las representaciones numéricas eficientes y precisas sean cruciales. Este trabajo investiga estos desafíos y propone soluciones innovadoras, evaluando su impacto en la eficiencia y precisión computacional.El problema central son las ineficiencias del estándar IEEE754 para la aritmética de punto flotante, que no satisface las necesidades de las cargas de trabajo modernas. Estas ineficiencias resultan en un mayor consumo de energía, precisión inadecuada y rendimiento subóptimo, especialmente en entornos con restricciones de energía y aplicaciones de alta precisión.Para abordar estos desafíos, esta tesis explora varias facetas del cálculo aritmético, desde conceptos algorítmicos hasta estructuras de metal y silicio. Introduce mecanismos para mejorar la adaptabilidad de las representaciones numéricas, permitiendo ajustes de precisión según las tareas computacionales y resultando en circuitos más eficientes. También se centra en mejorar el rendimiento aritmético, i.e. el consumo de energía y la importancia de unidades lógicas aritméticas eficientes. Además, muestra cómo integrar estas soluciones en diversos marcos de software, revelando una correlación entre los requisitos numéricos y la precisión interna necesaria, destacando un aspecto subexplotado de los formatos de punto flotante de propósito general.En primer lugar, desarrolla un marco para generar operadores Posit en hardware, mejorando la precisión y rendimiento en tareas como la clasificación de imágenes. El Marco de Operadores Posit, descrito en SystemVerilog, permite construir Perceptrones Multicapa para motores de inferencia, aplicables en entornos POWER9/CAPI2 con aceleración FPGA.En segundo lugar, presenta un generador para Matrices Sistólicas optimizadas para la Multiplicación de Matrices (MMM), mostrando el impacto de configuraciones de hardware personalizadas en la precisión y eficiencia energética. Las unidades MMM son totalmente parametrizables y adaptadas a las especificaciones numéricas de la carga de trabajo, facilitadas por un generador central con canalización automatizada. Estas unidades permiten evaluaciones con CAPI2 en sistemas FPGA y POWER9, alcanzando hasta dos Tera operaciones de punto flotante por segundo. También han demostrado éxito en la generación de ASIC.Además, establece un marco de código abierto para integrar las unidades MMM en software de alto nivel, ofreciendo ahorros de energía y mayor precisión para aplicaciones como la IA y cálculos científicos. La metodología implica mapear las llamadas de Multiplicación de Matrices Generales en las bibliotecas BLAS a los aceleradores a través del enlace coherente OpenCAPI, saturando el ancho de banda de 22 GBps ajustando los formatos de computadora para acomodar más Elementos de Procesamiento mientras se preserva la exactitud.Finalmente, el resurgimiento del procesamiento vectorial lleva a reevaluar los algoritmos de división, revelando oportunidades para usar unidades de cálculo más pequeñas y lentas, permitiendo incluir más unidades dentro de diversos presupuestos de energía y potencia. Este enfoque muestra una amplia Exploración del Espacio de Diseño. Hemos desarrollado un flujo EDA ASIC de código abierto, facilitando la generación paralela de múltiples diseños de chips y permitiendo explorar sistemáticamente potencia, rendimiento y área a través de diversos kits de diseño de procesos para identificar configuraciones óptimas.Estas contribuciones forman una tesis interdisciplinaria que avanza soluciones a los desafíos de la computación desde una perspectiva aritmética, superando el "muro aritmético".

Tribunal:
     PRESIDENT: CASTELLÓ GIMENO, ADRIÁN
     SECRETARI: AYGUADÉ PARRA, EDUARD
     VOCAL: EL HAJJ, IZZAT
Resumen de tesis: El rápido desarrollo de la tecnología informática ha allanado el camino para que los modelos de programación basados en directivas desempeñen un papel principal en el mantenimiento de la portabilidad del software de aplicaciones de rendimiento crítico. Los esfuerzos en tales modelos implican un costo de ingeniería mínimo para permitir la aceleración computacional en múltiples arquitecturas, mientras que a los programadores solo se les requiere agregar metainformación al código secuencial. Sin embargo, las optimizaciones para obtener la mejor eficiencia posible suelen ser un desafío. La inserción de directivas por parte del programador puede provocar efectos secundarios que limiten la posible optimización disponible del compilador, lo que podría provocar una degradación del rendimiento. Esto se agrava cuando se apunta a la ejecución asincrónica o a sistemas multi-GPU, ya que los pragmas no se adaptan automáticamente a tales mecanismos y requieren ajustes de código costosos y que requieren mucho tiempo por parte de los programadores. Además, los modelos de programación basados en directivas como OpenACC y OpenMP a menudo impiden que los programadores realicen optimizaciones adicionales para aprovechar las características arquitectónicas avanzadas de las GPU porque el cálculo real generado está oculto para el desarrollador de la aplicación.Esta disertación explora nuevas posibilidades para optimizar el código basado en directivas tanto desde la perspectiva del tiempo de ejecución como de la compilación. Primero, presentamos un marco de ejecución para OpenACC para facilitar el análisis y la compilación dinámicos. Especialmente, nuestro marco realiza una ejecución asincrónica automática y un uso de múltiples GPU según el estado de ejecución del kernel y la disponibilidad de datos, mientras aprovecha un mecanismo sobre la marcha para la compilación y optimización del programa. Agregamos un método versátil de traducción de código para la utilización de múltiples dispositivos mediante el cual las aplicaciones optimizadas manualmente se pueden distribuir automáticamente manteniendo la estructura y el paralelismo del código original. En segundo lugar, implementamos una novedosa técnica de optimización flexible que opera insertando una fase de emulador de código al final del proceso de compilación. Nuestra herramienta emula el código generado mediante análisis simbólico al sustituir información dinámica y así permitir que se apliquen más optimizaciones de código de bajo nivel. Implementamos nuestra herramienta para admitir las directivas CUDA y OpenACC como interfaz del proceso de compilación, lo que permite optimizaciones de GPU de bajo nivel para OpenACC que antes no eran posibles. En tercer lugar, proponemos el uso de una técnica de optimización moderna, la saturación de igualdad, para optimizar el código secuencial utilizado en la programación basada en directivas para GPU. Nuestro enfoque logra menos computación, menos acceso a la memoria y un alto rendimiento de la memoria simultáneamente. Nuestro marco totalmente automatizado construye la forma SSA a partir de entradas que se reescribirán por completo manteniendo las dependencias y extrayendo casos óptimos. En general, cubrimos técnicas de tiempo de ejecución y métodos de optimización basados en información dinámica, operaciones de bajo nivel y oportunidades a nivel de usuario.

Tribunal:
     PRESIDENT: PERICAS GLEIM, MIQUEL
     SECRETARI: PEÑA MONFERRER, ANTONIO JOSE
     VOCAL: DURAN GONZÁLEZ, ALEJANDRO
Resumen de tesis: Los sistemas de computación de alto rendimiento (HPC) evolucionan continuamente, impulsados por las necesidades de los usuarios y las tendencias tecnológicas. A lo largo de las décadas, la investigación que involucra los sistemas HPC ha pasado de priorizar exclusivamente el rendimiento de las aplicaciones a incluir la eficiencia energética como objetivo igualmente importante.A pesar de que los enfoques para abordar estos objetivos pueden variar, la eficiencia energética y el rendimiento del sistema son simbióticos, puesto que a menudo la mejora de este último mejora el primero. Varios componentes se relacionan perfectamente con estos objetivos, desde aplicaciones, modelos de programación y sistemas runtime hasta planificadores de trabajo en el ámbito de sistema y sistemas operativos.Los modelos de programación paralelos ayudan los usuarios de HPC a conseguir estos objetivos mediante la abstracción de las complejidades del sistema subyacente. Por lo tanto, los sistemas runtime son cruciales para hacer frente a estos retos. Los sistemas runtime pueden recopilar información precisa y aprovecharla para implementar heurísticas de planificación avanzada y gestión de recursos para optimizar la ejecución de aplicaciones.Sin embargo, las implementaciones actuales son demasiado estáticas para hacer frente a la irregularidad y el dinamismo de las aplicaciones actuales, y pueden introducir efectos adversos en forma de sobrecarga en tiempo de ejecución y complejidad. Para superar estos inconvenientes, los sistemas runtime tendrían que utilizar técnicas que optimicen el rendimiento del sistema de manera adaptativa a través de decisiones informadas en lugar de ajustar estáticamente la configuración por ejecución.El objetivo principal de esta tesis es diseñar y desarrollar una infraestructura de monitorización y predicción en línea, precisa y de bajo coste, que proporcione todas las capacidades necesarias para mejorar las técnicas de gestión de recursos y programación para los sistemas HPC. Nuestra investigación concluye que, a partir de la información proporcionada por nuestras infraestructuras de monitorización, la creación de técnicas adaptativas o la mejora de las existentes puede mejorar el rendimiento y la eficiencia energética en comparación con los métodos estáticos encontrados a la literatura. Además, a través de un nuevo diseño, nuestras infraestructuras de monitorización proporcionan métricas y predicciones precisas con un gasto en tiempo de ejecución insignificante.Finalmente, nuestras contribuciones demuestran como el rendimiento del sistema y la eficiencia energética pueden mejorar aprovechando la información detallada desde sistemas runtime y planificadores de trabajo del sistema.

Tribunal:
     PRESIDENT: SANCHEZ ARTIGAS, MARC
     SECRETARI: GUITART FERNANDEZ, JORDI
     VOCAL: TAHERKORDI, AMIRHOSEIN
Resumen de tesis: Recientemente, la computación sin servidor ha captado la atención de la academia y la industria debido a su aprovisionamiento de recursos bajo demanda, permitiendo a los usuarios enfocarse únicamente en la lógica central de sus negocios al descomponer tareas en pequeñas funciones sin estado.La sin servidor ofrece beneficios como un modelo de costo 'pago por uso', mayor flexibilidad y auto-escalado transparente de recursos elásticos.Los investigadores están explorando cada vez más el potencial de la computación sin servidor en análisis complejos e intensivos en datos. Estas tareas, que requieren muchos recursos y son altamente paralelas, involucran una comunicación significativa entre funciones. Sin embargo, este cambio presenta desafíos, requiriendo alineación con las necesidades y limitaciones específicas de tales aplicaciones.Esta tesis muestra que es posible ejecutar eficientemente cargas de trabajo modernas de análisis intensivo en datos, tradicionalmente implementadas en clústeres en la nube gestionados, dentro de entornos de computación sin servidor utilizando comunicación directa entre funciones y políticas optimizadas de asignación de recursos eficientes en rendimiento-costo. Para demostrar esta tesis, primero construimos un modelo de rendimiento para cargas de trabajo sin servidor, considerando el intercambio de datos, el volumen y las tecnologías de comunicación. El modelo, con un error relativo del 5.52%, evalúa el rendimiento de una carga de trabajo representativa en sin servidor, analizando la granularidad y concurrencia de tareas, la localidad de los datos, la asignación de recursos y las políticas de programación. Nuestros resultados indican que el rendimiento de las cargas de trabajo de análisis intensivo en datos puede ser hasta 4.32x más rápido dependiendo de cómo se implementen. Luego presentamos Floki, un sistema de envío de datos que aborda el cuello de botella del almacenamiento centralizado. Habilita la comunicación directa entre pares de funciones productor-consumidor utilizando métodos de comunicación de tamaño fijo, permitiendo una transferencia de datos transparente y reduciendo la copia de datos de red. Este enfoque orientado al flujo de trabajo mejora el rendimiento y minimiza los requisitos de recursos sin restringir la ubicación de funciones. Nuestra evaluación experimental, realizada en los patrones de comunicación principales en sistemas distribuidos, muestra que Floki reduce el tiempo de extremo a extremo hasta 74.95x, disminuyendo el tiempo de intercambio de datos más extenso de 12.55 a 4.33 minutos, ahorrando casi dos tercios del tiempo. Además, Floki logra hasta 50,738x de ahorro de recursos, equivalente a una asignación de memoria de aproximadamente 1.9MB en lugar de una asignación de almacenamiento de objetos de 96GB.Finalmente, investigamos cómo lograr una utilización eficiente de recursos en entornos modernos sin servidor y proponemos Dexter, un nuevo gestor de asignación de recursos, aprovechando la elasticidad de la computación sin servidor. Dexter monitorea continuamente la ejecución de la aplicación, asignando recursos de manera dinámica a un nivel fino combinando estrategias predictivas y reactivas para garantizar la eficiencia en rendimiento-costo (optimizando el costo total de tiempo de ejecución). A diferencia de los modelos de Machine Learning (ML) de caja negra, Dexter alcanza una solución lo suficientemente buena, priorizando la simplicidad, generalidad y facilidad de comprensión. La evaluación experimental demuestra que nuestra solución logra una reducción significativa de costos de hasta 4.65x, al tiempo que mejora la eficiencia de recursos hasta 3.50x, en comparación con la asignación de recursos predeterminada de Spark sin servidor. Dexter también permite hasta 5.71x de ahorros de recursos. Dexter es una solución robusta para cargas de trabajo nuevas, logrando hasta 2.72x más eficiencia en rendimiento-costo gracias a su enfoque conservador de escalado de recursos.

Tribunal:
     PRESIDENT NO PRESENCIAL: BULL, JONATHAN MARK
     SECRETARI: MARTORELL BOFILL, XAVIER
     VOCAL: THIBAULT, SAMUEL
Resumen de tesis: Los sistemas de supercomputación modernos presentan miles de nodos de computación que ya llegan a proporcionar hasta centenares de núcleos cada uno. Paralelizar las aplicaciones científicas y de ingeniería para aprovechar todos estos recursos se ha convertido en un reto importante para la comunidad HPC. Cualquier aplicación que pretenda escalar bien tiene que orquestar y explotar eficientemente los paralelismos de inter-nodo e intra-nodo. Existen múltiples modelos de programación para explotar cada una de estas clases de paralelismo. MPI y OpenMP son los estándares de facto para el paralelismo de memoria distribuida y compartida, respectivamente. MPI es una interfaz de paso de mensajes basada en procesos con espacios de direcciones virtuales separados, mientras que OpenMP define interfaces basadas en hilos y en tareas para la paralelización en memoria compartida. Las aplicaciones pueden combinar ambos tipos de modelos de programación para aprovechar los beneficios de cada uno en una técnica que se denomina programación híbrida paralela.La combinación de modelos de programación basados en tareas y de paso de mensajes es un enfoque híbrido prometedor que puede proporcionar un modelo de flujo de datos de alto rendimiento sin empeorar la programabilidad de las aplicaciones. Una aplicación se puede representar como un conjunto de grafos acíclicos dirigidos (DAGs) con un grafo independiente por proceso. Los vértices representan tareas que pueden comprender cálculo y/o comunicaciones, las aristas representan las dependencias de datos entre las tareas, y las tareas de diferentes procesos (es decir, diferentes DAGs) pueden comunicarse a través del paso de mensajes. De este modo, el paralelismo intra- e inter-nodo se orquesta fluidamente a través de los grafos de tareas. Además, este enfoque de flujo de datos tiene otros beneficios: las sincronizaciones finas a través de las dependencias de datos y los mensajes entre tareas de diferentes procesos, la superposición natural y el entrelazado de las fases de la aplicación (p. ej., el cálculo y la comunicación), y un equilibrio de carga automático dentro de cada proceso. Sin embargo, los estándares actuales (p. ej., MPI y OpenMP) impiden que las tareas puedan emitir comunicaciones eficientemente, dado que se tienen que abordar problemas graves de rendimiento y programabilidad.Esta tesis se centra en el diseño e implementación de software que permita de manera eficiente que las aplicaciones basadas en tareas incorporen comunicaciones dentro de sus grafos de tareas. Resolvemos los problemas de interoperabilidad entre los modelos de programación basados en tareas y de paso de mensajes a través de dos bibliotecas que son conscientes del entorno de tareas. Estas dos nuevas bibliotecas proporcionan apoyo completo a las tareas de aplicaciones que emiten comunicaciones mediante nuevas operaciones de comunicación que tienen en cuenta el entorno de tareas, y que pueden tener semántica bloqueante o no bloqueante. La biblioteca TAMPI soporta las comunicaciones "two-sided" de MPI (p. ej., enviar/recibir mensajes), mientras que la biblioteca TAGASPI soporta las comunicaciones "one-sided" (también conocidas como RMA) proporcionadas por la interfaz GASPI. Además, nuestros mecanismos son suficientemente genéricos para incorporar cualquier otra interfaz bloqueante o no bloqueante (p. ej., para acelerar código a través de GPU) en modelos basados en tareas.

Tribunal:
     PRESIDENT: QUINTANA ORTI, ENRIQUE SALVADOR
     SECRETARI: ARMEJACH SANOSA, ADRIÀ
     VOCAL: VALLEJO GUTIÉRREZ, ENRIQUE
Resumen de tesis: Las redes neuronales recurrentes (RNN) han logrado un éxito notable en diversos dominios, tales como el Reconocimiento automático de voz, el Análisis de Sentimientos, la predicción de series temporales y la Traducción Automática. A pesar de su versatilidad, las RNN presentan desafíos significativos debido a sus complejas estructuras internas, lo que dificulta el uso efectivo del paralelismo de los modelos. Esto a menudo lleva a una dependencia en el paralelismo de datos para acelerar el rendimiento de las RNN. Además, las RNN requieren extensos recursos computacionales debido a su gran cantidad de parámetros. Esta investigación doctoral propone estrategias innovadoras de Computación de Alto Rendimiento (HPC) para optimizar la implementación de las RNN en CPUs, mejorando su eficiencia en entornos con recursos limitados. A través de mejoras algorítmicas y técnicas eficientes en el uso de la memoria, este trabajo busca maximizar el potencial de la computación paralela para las RNN, transformando así el panorama de los sistemas paralelos en Inteligencia Artificial(AI).Esta tesis introduce la "Wavefront-Parallelization" (W-Par), que integra el paralelismo de modelos en RNN unidireccionales para mejorar la inferencia y el entrenamiento en CPUs. W-Par utiliza el paralelismo de canalización de grano fino a través de cálculos de frentes de onda, que son particularmente efectivos para RNN de múltiples capas en CPUs multinúcleo. Estas técnicas permiten una distribución eficiente de la carga de trabajo a través de tareas paralelas mientras se gestionan las dependencias de cada célula RNN. Los resultados empíricos muestran que W-Par supera significativamente a las implementaciones existentes, logrando aceleraciones de hasta 6.6 veces en arquitecturas modernas de CPUs multinúcleo y manteniendo un rendimiento robusto en diversas configuraciones de núcleos y memoria sin necesidad de modificaciones en el código fuente.Además, la tesis presenta la "Paralelización Bidireccional" (B-Par), un novedoso modelo de ejecución para Redes Neuronales Recurrentes Bidireccionales (BRNN). B-Par aprovecha las dependencias inherentes de datos y control en las RNN de orden directo e inverso en BRNN, dividiendo eficientemente la carga de trabajo a través de tareas paralelas sin necesidad de barreras de sincronización específicas. Las pruebas en la base de datos de voz TIDIGITS y el conjunto de datos de Wikipedia demuestran que B-Par supera significativamente el rendimiento de marcos de trabajo líderes como TensorFlow-Keras y PyTorch, con aceleraciones de hasta 2.34 veces y 9.16 veces, respectivamente, manteniendo la precisión.Finalmente, esta tesis introduce la "RNN Semi-Bidireccional" (SB-RNN), una arquitectura novedosa que integra sinérgicamente las fortalezas de las RNN unidireccionales y bidireccionales. SB-RNN mantiene la cantidad de parámetros de las RNN unidireccionales mientras incorpora conexiones hacia atrás a través de las capas para mejorar la capacidad de retención de información. Esta arquitectura permite que SB-RNN iguale y potencialmente supere la precisión de las RNN unidireccionales y bidireccionales (BRNN) tanto en entornos de CPU como de GPU. Específicamente, en la tarea de análisis de sentimientos del conjunto de datos Stanford Sentiment Treebank (SST), SB-RNN demuestra un rendimiento superior con un 56.61% menos de parámetros que sus contrapartes unidireccionales, lo que lleva a una reducción significativa del tiempo de entrenamiento en un 52.94%.En general, esta tesis introduce tres técnicas avanzadas: W-Par, B-Par y SB-RNN, que mejoran significativamente la eficiencia y el rendimiento de los modelos RNN y BRNN en CPUs y GPUs multinúcleo, facilitando una mejora en el procesamiento en diversas aplicaciones sin alteraciones significantivas en el código.

Tribunal:
     PRESIDENT: BEIVIDE PALACIO, JULIO RAMON
     SECRETARI: BARRADO MUXI, CRISTINA
     VOCAL NO PRESENCIAL: REDDI, VIJAY JANAPA
Resumen de tesis: La aparición de nuevas aplicaciones como máquinas autónomas (p. ej., robots o coches autónomos) y RE (Realidad Extendida) promete revolucionar la interacción de la sociedad con la tecnología en la era digital. Estas aplicaciones, desplegadas en dispositivos edge, a menudo dependen de SoCs móviles que operan pipelines de VC (Visión Continua) para capturar y analizar la luz ambiental.Un SoC típico de VC consta de dos componentes principales: un frontend para la captura de imágenes y un backend para el procesamiento de los algoritmos de visión. El frontend incluye un sensor de imágenes y un ISP (Image Signal Processor), que convierte los datos sin procesar del sensor en imágenes de alta calidad. El backend, que incluye componentes como la CPU, GPU o aceleradores, analiza las imágenes almacenadas en un buffer de la memoria principal para permitir la toma de decisiones.Las investigaciones actuales identifican la localización y la detección y seguimiento de objetos como los principales cuellos de botella en las aplicaciones emergentes de visión. Estos algoritmos enfrentan dos desafíos en sistemas móviles de VC: latencia y consumo de energía. La latencia puede causar mareos en los usuarios en un casco de RE que utilice la localización para estimar la posición de la cabeza para renderizar los frames. En los coches autónomos, la localización asegura una precisión de centímetros por lo que un error o retraso compromete gravemente la seguridad. Además, el consumo de energía limita la operación de los sistemas alimentados por baterías.Esta tesis emprende un viaje estratégico para mejorar el rendimiento y la eficiencia energética de los sistemas móviles de VC a través de varias contribuciones clave:Comenzamos analizando un motor de localización visual de vanguardia en una CPU. El motor de localización procesa imágenes de cámara, extrayendo y rastreando características para estimar la pose de la cámara. Nuestras evaluaciones revelan que la extracción de características es el principal cuello de botella, representando del 60% al 90% de la latencia total de localización.Más tarde, investigamos diseños de aceleradores hardware para imágenes. La primera contribución es LOCATOR, un acelerador diseñado para la extracción de características ORB. LOCATOR procesa las imágenes con dos pipelines paralelas para la detección y descripción de características, empleando técnicas como patrones de acceso optimizados, mecanismos de caché y replicación selectiva de puertos. LOCATOR logra un speedup de 16.8× en la extracción de ORB, de 1.9× de extremo a extremo y una reducción del 2.1× en el consumo de energía respecto a una CPU móvil.Reconociendo la necesidad de soluciones más programables, nuestra segunda contribución, SLIDEX, introduce una extensión vectorial para CPUs enfocada a procesamiento de imágenes. SLIDEX explota el dataflow de ventana deslizante, interpretando registros vectoriales como ventanas superpuestas para maximizar el paralelismo a nivel de datos. SLIDEX reduce el acceso y movimiento de datos, mejorando las convoluciones y stencils, resultando en un speedup de 1.2× y una reducción del 19% en la energía.La tercera contribución, δLTA, desacopla el muestreo de frames de la cámara del procesamiento del backend. δLTA permite al frontend identificar y omitir regiones de imágenes redundantes, enfocando el procesamiento solo en cambios significativos. δLTA reduce accesos innecesarios a la memoria y cálculos redundantes, disminuyendo la latencia de cola y la latencia promedio en un 7.2% y 15.2%, respectivamente, y el consumo de energía en un 17%.Finalmente, IRIS reutiliza los cálculos realizados por el ISP del frontend, segmentando y priorizando regiones de la imagen basadas en el detalle y el movimiento. IRIS permite que el backend procese primero las regiones relevantes, reduciendo la latencia y el consumo de energía hasta un 9% en latencia de cola, un 20% en latencia promedio y un 16% en ahorro de energía sin costos adicionales.

Tribunal:
     PRESIDENT: MARTINEZ RIVERA, RICARDO VICTOR
     SECRETARI: CASTILLO REYES, OCTAVIO
     VOCAL NO PRESENCIAL: HERNÁNDEZ GUTIERREZ, JOSÉ ALBERTO
Resumen de tesis: La futura red de acceso de radio (RAN) funcionará con despliegues masivos y heterogéneos de celdas pequeñas y conectividad extremo a extremo (e2e) para soportar casos de uso diversos más allá de la quinta generación (B5G). Los servicios de conectividad requieren no sólo un estricto rendimiento de calidad de servicio (QoS) sino también más previsible, medido en términos de indicadores de rendimiento clave (KPI) como la latencia y la capacidad. Con la llegada de Open RAN (O-RAN), se habilita la implementación de división de funciones flexibles para garantizar los requisitos de latencia objetivo y una fiabilidad mejorada. Esta operación inteligente reduce el consumo de energía, mediante la gestión del número de estaciones base (BS) activas que se requieren para apoyar los requisitos de tráfico de datos de los usuarios.Además de la RAN, las redes ópticas de acceso y metro juegan un papel fundamental a la hora de cumplir los requisitos e2e, tanto en términos de capacidad como de latencia. Así, las redes ópticas de transporte pueden funcionar de forma autónoma, por ejemplo, para adaptar la capacidad óptica a la demanda real. Sin embargo, los escenarios B5G previstos plantean retos para el funcionamiento autónomo de la red óptica, ya que el funcionamiento inteligente de la RAN genera tráfico muy variable e impredecible. De hecho, el funcionamiento inteligente tanto de la RAN como de la red fija hace difícil conseguir un rendimiento óptimo de conectividad e2e si se realizan de forma independiente. Por el contrario, ambos dominios pueden compartir conocimiento y coordinarse con el objetivo de garantizar requisitos estrictos de QoS y una utilización eficiente de los recursos de los servicios de conectividad e2e. Esta tesis doctoral se centra en desarrollar soluciones que coordinan la operación inteligente y autónoma de segmentos de red óptica fija y RAN bajo escenarios previstos B5G. Sobre este objetivo general, se definen tres objetivos específicos. El primero tiene como objetivo proporcionar una metodología para el funcionamiento inteligente de las redes RAN con un despliegue denso de BS, que es uno de los escenarios más difíciles previstos para las redes B5G. Basándose en las capacidades de Open-RAN en lo que se refiere a los bucles de monitorización y control, se propone un enfoque basado en IA que integra algoritmos de aprendizaje automático supervisados y no supervisados para conseguir un funcionamiento inteligente de la RAN. El objetivo es minimizar el consumo de energía mediante el encendido/desactivación de las BS a la vez que se proporciona la cobertura deseada y las necesidades de capacidad requeridas.El segundo objetivo se centra en analizar el impacto en términos de tráfico de datos que debe ser soportado por las redes ópticas de acceso y metro subyacentes asumiendo el funcionamiento inteligente de la RAN. Laprincipal conclusión de este objetivo es que el funcionamiento inteligente de la RAN puede tener una afectación crítica en el transporte óptico subyacente, que requiere de la coordinación entre la RAN y las redes ópticas para una gestión eficiente de la infraestructura e2e.El tercer objetivo aborda dos casos de uso diferentes en los que la coordinación entre el funcionamiento inteligente de la RAN y la gestión autónoma de la red óptica ofrece ventajas y permite una garantía de QoS. Por un lado, se propone un procedimiento por el que se anticipan los cambios de configuración de la RAN a la red fija. Mediante datos contextuales, se amplían los modelos de predicción de tráfico de datos de la red de acceso y metro para poder así predecir los cambios bruscos. Por otro lado, un segundo caso de uso se centra en proveer servicios donde debe asegurarse un retardo máximo e2e. En particular, se propone un mecanismo de coordinación dinámica, donde se informa del retardo real de la RAN en caso de que éste supere un determinado nivel, de modo que la red fija pueda adaptar su umbral y tomar decisiones según la nueva restricción.

Tribunal:
     PRESIDENT: TERBOVEN, CHRISTIAN
     SECRETARI: LABARTA MANCHO, JESUS JOSE
     VOCAL: MARONGIU, ANDREA
Resumen de tesis: El modelo de ejecución de tareas es ampliamente utilizado en la ingeniería informática, ayudando a los programadores a diseñar, desarrollar y comprender sistemas de software. OpenMP es el modelo de programación estándar para paralelizar algoritmos secuenciales en máquinas de memoria compartida. Junto con la paralelización de tareas, OpenMP es capaz de paralelizar convenientemente aplicaciones no estructuradas y cargar las tareas en aceleradores como un target task. Sin embargo, la sobrecarga (i.e., overhead) de tiempo de ejecución que incurre el modelo de tareas de OpenMP es una preocupación importante para los usuarios que desarrollan programas de tareas en OpenMP. Este manuscrito se centra en la mejora del modelo de tareas de OpenMP. Más concretamente, la primera contribución de esta tesis consiste en analizar la sobrecarga de rendimiento y los “bottlenecks” de las implementaciones de tareas principales y proponer una solución en la especificación de OpenMP para abordarla. Como segunda contribución, implementamos la solución propuesta, la directiva taskgraph, en el compilador LLVM. Junto con la implementación, evaluamos el rendimiento de nuestra solución para garantizar que resuelve los problemas de rendimiento. Finalmente, exploramos la posibilidad de mejorar el mecanismo de offloading de OpenMP aprovechando CUDA Graph y taskgraph. Al hacerlo, también mejoramos la interoperabilidad de OpenMP.Con estas contribuciones, mejoramos el modelo de tareas tanto en la especificación actual de OpenMP como en la implementación. Esperamos que este trabajo Promueva el uso de tareas de OpenMP en general.